Senior Principal Verification Engineer - Cadence Design Systems : Job Details

Description

Cadence Design Systems est à la recherche de candidats d'excellence pour rejoindre une équipe expérimentée et dynamique d'ingénieurs en charge du développement d'IP au service des standards de l'industrie.

Le candidat aura la responsabilité de diriger une équipe dans la vérification de modules numériques RTL et le développement de modules de vérification réutilisables.

Il contribuera également à toutes les phases du processus de vérification : élaboration du plan de vérification, codage des points de couverture, génération de stimuli et analyse de couverture.

Le candidat doit posséder des connaissances avancées en méthodes de design et de vérification des composantes numériques.

Il doit être autonome, dynamique et démontrer de très bonnes qualités de communication.

Le groupe de design IP est une équipe multidisciplinaire composée d'ingénieurs de divers sites à travers le monde.

En tant que membre du groupe de vérification, le candidat collaborera avec diverses disciplines et phases de la réalisation complète d'IP matériel : design numérique et analogique, design physique, production, etc.

Le groupe de design IP est en croissance. Le catalogue complet est disponible sur le site suivant : [lien].

Responsabilités :

• Planification et suivi de projet
• Diriger une équipe de 5 à 15 personnes dans l'exécution d'un projet de vérification
• Définir et maintenir les plans de vérification en utilisant la suite d'outils de Cadence, tel que vManager
• Design et architecture d'environnements de vérification pour des IP supportant une large gamme de fonctionnalités et de protocoles
• Développer des composants de vérification en SV-UVM
• Développer la couverture fonctionnelle
• Créer des assertions en SystemVerilog pour la vérification formelle
• Gérer la régression de tests automatisés
• Participer à des revues techniques
• Collaborer étroitement avec d'autres équipes de disciplines variées

Expérience recherchée :

• Baccalauréat en ingénierie électrique, sciences appliquées ou domaine connexe
• Maîtrise en ingénierie électrique, sciences appliquées ou domaine connexe (préférable)
• 12 ans et plus d'expérience en microélectronique
• Connaissance avancée des principes de vérification numérique
• Maîtrise des langages de vérification matérielle, notamment SV-UVM
• Connaissance avancée des langages d'assertions, notamment SVA
• Connaissance des principes de design hybride
• Connaissance des principes de vérification pour des designs avec différentes zones d'alimentation
• Capacité à communiquer clairement en anglais

Cadence est une employeuse qui valorise l'égalité des chances et s'engage à embaucher une main-d'œuvre diversifiée.

Ce poste nécessite une interaction avec des entités mondiales ainsi qu'avec des employés et intervenants dans différentes provinces canadiennes. La maîtrise de l'anglais est donc indispensable.

Nous accomplissons un travail qui a du sens. Aidez-nous à résoudre ce que d'autres ne peuvent pas.

Nous encourageons les candidatures de personnes en situation de handicap et de groupes sous-représentés. Si vous avez des besoins en accessibilité lors du processus de candidature et d'entretien, nous vous invitons à nous en informer.